本发明提供一种错误校正电路。该错误校正电路包括：解码器，其包括与低密度奇偶校验(LDPC)方案的奇偶校验矩阵相对应的多个校验节点单元和变量节点单元，并且被配置成通过对码字进行解码来生成解码数据；校验子校验电路，其被配置成基于奇偶校验矩阵来计算码字的参考值，并且生成与参考值相对应的解码器运算控制信号；以及控制电路，其被配置成响应于解码器运算控制信号，控制是否使解码器的多个校验节点单元和变量节点单元中的每一个运算，其中解码器基于在多个校验节点单元和变量节点单元之中的、根据控制电路的控制而运算的校验节点单元和变量节点单元来对码字进行解码。