低冗余抗核加固的D锁存器，属于集成电路可靠性中的抗核加固领域。解决了传统的D锁存器所需硬件多、功耗高、传输时间长，以及虽然可实现抗双节点翻转，但存在抗双节点翻转能力差，甚至无法实现对双节点翻转的容错的问题。本发明包括NMOS晶体管N1至N20和PMOS晶体管P1至P12，所用器件少，体积小，结构简单，由于所用器件少，从而降低整个锁存器的功耗及拥有较低的硬件开销。锁存器输入端的信号只通过一个传输门就可以传输到输出端口，数据传输时间短，还能够实现对任意单节点和双节点翻转的容错，从而实现抗单节点和双节点翻转的容错保护。本发明可以为高辐射环境(如航天航空以及地面核电站等)中集成电路芯片的应用提供保护。