本发明公开了一种差分逻辑存储器行列选择电路和芯片，电路采用单极型金属氧化物薄膜晶体管工艺制造，其包括计数器和译码器；所述计数器由第1至第n个D触发器级联而成；n≥2且n为正整数；所述译码器由第1至第2n个多输入或非门构成；所述第1至第2n个多输入或非门结构相同且均由若干个差分逻辑或门和若干个差分逻辑或非门构成，所述差分逻辑或门和差分逻辑或非门均包括第一至第六n型薄膜晶体管。本发明采用差分逻辑或门和差分逻辑或非门替代伪CMOS逻辑门构成译码器；在稳态时，该差分逻辑或门和差分逻辑或非门不存在电源到地的低阻抗通路，因此静态功耗为零，大大减少了器件的功耗。本发明可以广泛应用于集成电路领域。