本实用新型实施例提供了QC‑LDPC解码器及存储设备。该QC‑LDPC解码器包括：用于根据变量节点的变量信息，计算所述校验节点的校验信息的若干个校验节点处理电路；用于根据所述校验节点返回的校验信息，更新所述变量节点的变量信息的若干个变量节点处理电路；用于以预设的压缩因子，将循环移位矩阵分割为若干个子矩阵并且根据所述子矩阵，令所述循环移位矩阵中两行或以上的校验节点共用一个所述校验节点处理电路的矩阵分割电路；用于根据变量信息判断解码是否成功的校验电路。其将循环移位矩阵缩减为多个子矩阵，对于校验节点处理电路和变量节点处理电路的数量要求大大下降，从而可以在保持解码性能的同时，有效的降低QC‑LDPC解码器的成本。