本发明公开了一种混合型流水线ADC结构，包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块；所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接。本发明第1级MDAC（倍乘数模转换器）输入的是电压信号，通过过零比较器进行电压‑时间转换，使得输出的是时间脉冲信号，后级采用时间域量化器。设计混合时间域量化器，该混合时间域量化器采用1个电容DAC代替时间域的DAC，可以减小时钟抖动误差。