在此揭示设置于第一系统的时钟产生电路。所述的时钟产生电路包括：第一双模PLL，其经设置以选择性地产生属于整数倍模式或分数倍模式的第一输出时钟，所述第一输出时钟是基于第一参考时钟而产生；以及第二双模PLL，其经设置以选择性地产生属于整数倍模式或分数倍模式的第二输出时钟，所述第二输出时钟是基于第一输出时钟或第二参考时钟而选择性地产生。此处亦揭示其相关电路。