本发明涉及涉及数字通信和雷达技术领域，具体涉及一种基于FPGA的窄过渡带滤波器组的信道化发射结构。首先DDS模块产生不同种类的信号，复乘后输入IFFT模块进行变换，将输出数据输入多相结构的屏蔽滤波器HMa，k‑1(z)和HMc，k‑1(z),k＝1,2,...,K对中进行滤波，再进行K倍内插和延时相加，最后经过上下支路的插值滤波器Ha(zL)和Hc(zL)输出结果。本发明利用频率响应屏蔽技术能够得到的具有窄过渡带的信道化发射结构，具有更低的计算复杂度，以降低FPGA中硬件乘法器资源的消耗，易于工程实现。