本发明公开了一种数字式精确时延匹配电路，用于2MHz‑500MHz短波和超短波段的自适应干扰对消装置的时延匹配调整，包括ADC取样单元、时钟产生器单元、数据同步单元和FPGA延迟器单元。时延匹配调整基于延迟时钟采样技术，通过对取样ADC施加不同相位的取样时钟，随后通过数据同步的方式来实现不同路径的时延匹配。结合时钟产生器单元的精细采样时钟延时特性和FPGA延迟器单元的大范围粗延时调整特性，此电路可实现大范围、高精度的时延匹配调整，调整精度在55ps以内。