本发明提供一种SOC芯片异步时钟的验证平台，包括一验证平台时钟产生单元、一通路选择单元、一相位控制单元、一测试信息配置单元、复数个延时单元、一SDF反标文件存储单元、一时序检查单元以及时序要求存储单元；所述验证平台时钟产生单元连接至所述通路选择单元；所述通路选择单元和所述相位控制单元分别连接每个所述延时单元，所述相位控制单元还连接所述测试信息配置单元；SDF反标文件存储单元分别连接至各个待验证时钟域电路；所述时序要求存储单元连接至时序检查单元。本发明可以根据验证需求对各个异步时钟域进行不同频率比和各时钟域电路中时钟之间的相位差进行验证,全面的提高异步时钟域的验证覆盖率，同时大幅减少工程师的人工工作量。