本发明公开了一种应用于具有嵌入式时钟的数字通讯系统的侦错电路。侦错电路包含时间延迟单元、时钟嵌入编码单元、比较单元及封包错误计数单元。时间延迟单元用以将第一数字编码信号延迟一段时间后输出。时钟嵌入编码单元用以根据第一数字解码信号产生第二数字编码信号后输出，其中第一数字解码信号对第一数字编码信号进行解码而得。比较单元分别耦接时间延迟单元及时钟嵌入编码单元，用以比较第一数字编码信号与第二数字编码信号以产生比较结果。封包错误计数单元耦接比较单元，用以根据比较结果计数封包错误率并根据封包错误率提供旗标。