本发明提供了用于时间交织ADC通道间采样时间误差校正模块，包括参考通道单元、误差检测单元和延时线单元；并提供了相应的校正方法，在误差检测单元的M个单通道之间并行执行校正方法。本发明能够以适度的硬件代价和较低的硬件复杂度完成任意通道数的时间交织ADC的采样时间误差的检测和校准，其校准精度高，且对于高频模拟信号可以有更高的校准精度和更短的校正时间。校正方法的算法原理简单，易于实现，降低了电路设计的复杂度和硬件消耗。