本发明公开了一种部分分裂流水线逐次逼近型ADC数字校准电路，属于基本电子电路的技术领域，尤其涉及流水线‑逐次逼近型模数转换器的后台校准方法。整体架构由两级逐次逼近型ADC构成，前级包括DAC模块、比较器模块、近似检测器和SAR逻辑模块，后级包括两个相同的分离ADC，两级之间通过余量放大器模块连接。通过采用后级分离ADC结构并将输出码作差的方式，在数字域实现了一种DAC实际位权重的校准方法。电路结构简单，显著改善由电容失配和运放有限增益导致的信噪失真比下降，提高ADC整体转换精度，优化电路性能。