本发明公开一种自校准的12bitSARADC结构及自校准方法，属于模拟数字转换技术领域。该自校准的12bitSARADC结构包括自校准电容阵列、选择开关S[6：0]、比较器、分压电阻串、寄存器和两个逻辑控制模块。其中，自校准电容阵列下极板接比较器的负端或共模电平VCOM，上极板通过选择开关S[6：4]接输入电压VREF或者VSS；其最低位的电容上极板通过选择开关S[3：0]选择分压系数连接到分压电阻串上；比较器的输出端连接寄存器，寄存器与两个逻辑控制模块相连。本发明还提供了12bitSARADC结构的自校准方法，能够精准的消除比较器的失调，还能够将失调以校准码的方式呈现出来，依据校准码计算出比较器的内部失调电压，判断失调的大小是否能够接受以及失调是否被完全消除。