一种适用于比较器的亚稳态检测电路，属于模拟集成电路技术领域。包括异步逻辑模块、亚稳态检测模块和亚稳态标志位产生模块，异步逻辑模块用于产生比较器逻辑信号，亚稳态检测模块用于产生第一输出信号，当第一输出信号为1时表示比较器未出现亚稳态，当第一输出信号为0时表示比较器可能出现亚稳态，此时利用亚稳态标志位产生模块进一步检测比较器是否真的出现亚稳态，当亚稳态标志位产生模块输出的第二输出信号为1时表示亚稳态真实，当第二输出信号为0时表示亚稳态不真实。本发明用于检测比较器是否出现亚稳态，避免比较器出现比较时间过长或比较出错的情况，能够适用于高速高精度SARADC电路中。