本发明涉及集成电路设计技术领域，公开了一种采用时间数字转换器(TDC)的RC时间常数校正电路。在集成电路设计领域中，尤其是是射频模拟和数模混合信号集成电路设计中，由于工艺、电压和温度(PVT)的偏差，造成RC时间常数非常的离散，这样就不可避免的需要对RC时间常数进行校正，尤其是像模拟滤波器电路中，带宽的大小和RC时间常数直接相关。TDC通过比较参考时钟周期和由RC时间常数产生的周期中的差值来对RC时间常数进行调整，最终使得RC时间常数为所期望的值。本发明电路通过采用TDC来进行时间常数比较，能够快速的校正得到所期望的值，从而缩短了校正时间，减少了功耗。