本发明揭示了一种升压时钟发生电路，其特征在于该电路由充放电单元、电平转换单元和数字调制单元互联构成，其中主要由普通MOS管相接构成的电平转换单元和数字调制单元工作于高电压域VDDL~VDDH，低压时钟信号接入充放电单元，并由电平转换单元和数字调制单元进行升压处理，而且数字调制单元的输出端PH1、PH1B作为转换所得的高压时钟信号输出。应用本发明的升压时钟发生电路，能够实现低压时钟向高压时钟转换的功能，避免了使用高压MOS管及其寄生电容对抓换效率的影响，同时消除了额外静态电流消耗，优化了电路的整体能耗。