本实用新型涉及的是的一种数字滤波电路。滤波电路包括计数模块1和计数模块2。计数模块1用于提取高电平时间宽度大于阈值时间的输入信号；提取信号中高电平的时间宽度等于其原时间宽度减去阈值时间宽度，输入信号的其余部分全转为低电平。计数模块2用于延长计数模块1所提取信号的高电平时间，延长宽度等于阈值时间宽度；先将计数模块1的提取信号反相得到反相信号，再将反相信号的低电平和高电平前半段全部转为高电平并且其余部分全转为低电平，高电平前半段的时间宽度等于阈值时间宽度。本实用新型应用于芯片中，作为构成芯片数字滤波器模块的一部分，结构简单，滤波效果好。