本发明提供一种低抖动分频时钟电路，包括：钟控信号产生电路，用于生成相位不同的时钟信号；低电平窄脉宽钟控信号产生电路，用于生成低电平窄脉宽钟控信号；高电平窄脉宽钟控信号产生电路，用于生成高电平窄脉宽钟控信号；分频时钟合成电路，用于根据所述低电平窄脉宽钟控信号和高电平窄脉宽钟控信号，生成分频时钟信号；本发明中的时钟输入端到输出端最多经过三个逻辑门的延迟，相较于传统的基于D触发器的÷2分频时钟电路经过6个或更多逻辑门的延迟，本发明经过的逻辑门更少，延迟更小，抖动更低，具有周期稳定和低抖动特性，减少上升沿和下降沿时间，有利于低抖动特性，保证触发器输出相位差固定，并且具有较强驱动能力。