本发明提出了一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出。