本发明揭示了一种电源上下电的防过冲电路，接入到由输入差分对管及放大电路构成的基本电路，特征在于该防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端，通过电阻R1拉低D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，关断基本电路输出的PMOS管MP8，拉低输出电压。应用本发明该防过冲电路，省却了使用电容，降低了芯片的占用面积，通过能响应各种快慢节奏的电源上下电过程，能有效避免引起系统失调。