本申请公开了一种基本编解码单元以及编解码器，基本编解码单元包括两个相同的逻辑电路，两个逻辑电路分别用于编码和解码；逻辑电路包括相同数量的输入引脚和输出引脚以及若干异或门。本申请提供的编码电路中的基本编解码单元能够使得编码和解码都能使用同一个电路，降低了电路设计的复杂性和制造成本。在数字通信时，若发生位翻转时能够不改变数据的奇偶性，从而接收方可直接对编码后的数据进行奇偶校验，并在校验失败时直接丢弃数据，从而可避免对已发生位翻转的无效数据进行解码而浪费计算资源。