一种偶数次格雷码计数器电路，属于集成电路领域。本发明能够计数2N次，输出为M位格雷码，其中M和N均为正整数，M的具体数值由公式2M‑1＆lt;2N≤2M确定；本发明提出的格雷码计数器包括M+1组触发器组和一个控制模块，根据计数的第N次确定第M+1组至第二组触发器组中是由第M+1个D触发器至第二个D触发器的Q输出端或QB输出端作为所述第M+1组至第二组触发器组的输出端输出M位格雷码；控制模块包括与门，与门的输入端连接M位格雷码，其输出端输出标志信号FLAG，当计数到N次时标志信号FLAG为逻辑1，其余时候为逻辑0；M+1组触发器组分别由一个D触发器和各自的逻辑电路组成。本发明在相邻计数码值间不会出现过渡态，电路简洁，实现任意偶数次的计数。