一种分频器单元具有：数字分频器，其配置成以奇数整数进行分频；以及双边沿触发的单触发电路，其耦合到所述数字分频器的输出的倍频。所述分频器单元能够配置成以可选自至少具有1.5、2.5和3.5的非整数比的可配置比对输入频率进行分频。在实施例中，所述分频器单元依赖于电路延迟来确定输出脉冲宽度，并且在其它实施例中，根据时钟信号确定所述输出脉冲宽度。在实施例中，所述单元能够配置成以可选自至少具有1.5、2.5、3.5、4.5、5.5、6.5和7.5的非整数比以及包含2、4、6和8的许多整数比的可配置比对输入频率进行分频。在实施例中，所述数字分频器能够配置成向所述单触发电路提供50％占空比。