本实用新型提供一种正反馈动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备。正反馈动态D触发器包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元；一第二锁存单元；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；一正反馈单元，用于将输出端的数据反相并反馈至所述输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。借此，本实用新型可以有效减小芯片面积，降低功耗、减小逻辑延时。