本发明提供一种在计算设备中应用的低漏电流动态D触发器，包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出；所述第二锁存单元采用低漏电型器件和/或所述输出驱动单元采用高阈值电压器件。借此，本发明可以有效减小芯片面积，降低功耗、减小逻辑延时。