本申请提供一种逐次逼近型模数转换器，包括DAC Array、比较器和SAR逻辑单元。SAR逻辑单元包括亚稳态清除单元，所述逐次逼近型模数转换器还包括：与比较器的输出端连接的一组阈值不同的处理器，该一组阈值不同的处理器中的各个处理器的输出端均连接至SAR逻辑单元中的亚稳态清除单元。各处理器分别将比较器输出的比较结果与各自的阈值进行比较得到一处理结果，并将得到的处理结果发送至亚稳态清除单元；亚稳态清除单元依据各处理器分别发送的处理结果判断比较器是否发生异常；当判断比较器发生异常时，SAR逻辑单元按照预设的填表规则进行填表处理。本申请能够提高SAR ADC的转换速度，从而提高SAR ADC的性能。