本发明属于集成电路设计技术领域，为高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路，滤波器输出的超前/滞后信号分别输入至两组移位寄存器，并作为相互的复位信号。将两组移位寄存器的输出进行或非逻辑，即得到CDR_LOCK信号。对于不同带宽的滤波器，本发明CDR锁定检测电路自动调整锁定检测电路中移位寄存器的分辨率，既能够避免当CDR锁定检测电路中的移位寄存器位数较少时，CDR已经锁定，early和late交替出现的个数却超出CDR锁定检测电路所设定的阈值，导致CDR_LOCK信号不能稳定在高电平的情况，又可以解决当移位寄存器位数较多时，无论CDR是否锁定都会输出高电平的问题，提高了CDR锁定检测电路的准确性，PCS端也能够获得正确的CDR_LOCK指示信号。