公开了用于实施时钟和数据恢复的电路和方法。在一个实例中，公开了一种时钟和数据恢复电路。该电路包括三阶数字滤波器，例如，包括三个串联连接的累加器的有限状态机(FSM)。在这三个累加器中，第一累加器接收输入相位码，其中，输入相位码表示在每个FSM周期处的数据信号与时钟信号之间的相位时序差，并且累加不同FSM周期的输入相位码，以在每个FSM周期处产生一阶相位码；第二累加器累加不同FSM周期的输入相位码和一阶相位码，以在每个FSM周期处产生二阶相位码；并且第三累加器累加不同FSM周期的输入相位码和二阶相位码，以在每个FSM周期处产生三阶相位码。