本申请实施例提供了一种逻辑门电路，包括：上拉电路和下拉电路；上拉电路包括并联的N个P型TFET；下拉电路包括串联的N个N型MOSFET或者FINFET；N大于1；其中，所述N个P型第一类场效应晶体管的栅极与所述N个N型第二类场效应晶体管的栅极一一电连接，并作为所述逻辑门电路的N个输入端，所述N个P型第一类场效应晶体管的漏极作为所述逻辑门电路的输出端。由于TFET能够在电源电压较小时正常运行，保证了逻辑门电路的功耗较小。同时，MOSFET或者FINFET的驱动电流较大，从而解决了逻辑门电路延迟较长的问题。可见，本申请实施例在保证功耗较小的前提下，进一步解决延迟较长的问题。