为了解决待检测的数据脉冲信号的频率大于等于时钟频率的二分频时，传统的双触发器边沿检测电路的结构无法检测或者会漏检测数据脉冲信号的下降沿的变化的问题，本实用新型提出一种新型信号下降沿边沿检测电路，其不采用触发器DFF，而是采用锁存器Dlatch构成边沿检测电路，其能够检测更加接近时钟频率的待测数据脉冲信号的边沿变化，且能够改善传统的双边沿检测电路的器件延时情况。