本发明特别涉及一种采样率可任意下调的DDC的实现方法，包括如下步骤：(A)将采样信号通过CIC滤波器进行整数倍抽取；(B)再依次通过三个HB滤波器进行1～8倍的整数倍抽取；(C)再通过64阶段的FIR滤波器进行滤波；(D)最后采用NEWTON拟合算法实现1～2倍小数抽取完成抽取重采样。通过对输入的中频信号进行正交混频、然后级联CIC、HB以及FIR滤波器、最后巧妙应用了NEWTON插值算法并将之转换为了小数倍抽取重采样算法，最终实现采样率可以任意向下调节，该方法非常适合FPGA实时实现，也适合软件实现；同时本方法可以兼容当输入为基带采样信号下的下采样，即将输入基带信号不经过正交混频，直接进入后级即可实现。