本发明公开了一种时钟控制的施密特触发器，第一晶体管的源极与VDD连接，其栅极输入CLKB，其漏极与第二晶体管的源极连接；第二晶体管的漏极与第三、四晶体管的源极连接，第四晶体管的漏极接地；第三晶体管和第三NMOS晶体管的漏极与第四晶体管和第四NMOS晶体管的栅极连接；第三、四NMOS晶体管的源极与第二NMOS晶体管的漏极连接，第四NMOS晶体管的漏极与VDD连接；第二NMOS晶体管的源极与第一NMOS晶体管的漏极连接；第一NMOS晶体管的栅极输入CLK，其源极接地；第二、三晶体管的栅极、第二、三NMOS晶体管的栅极作为输入端。本发明还公开了所述施密特触发器在锁存器中的应用。本发明具有高阈值，能过滤输入端软错误。