本公开的各方面旨在通过以下方式来减小时钟闭锁引起的电压下降：确定与输出时钟波形相关联的最大频率值；基于第一可编程掩模图案或第一布尔函数，调制输出时钟波形的时钟频率达第一持续时间；以及确定是否应当改变第一可编程掩模图案或第一布尔函数。根据一个方面，一种电压下降缓和电路包括：用于接收输入时钟波形和时钟使能信号波形并且输出门控时钟使能信号波形的控制逻辑；耦合到控制逻辑的锁存器，锁存器用于保持门控时钟使能信号波形的状态；以及耦合到锁存器的与门，与门用于输出输出时钟波形。