本发明公开了一种基于相位补偿的精密数字延时同步方法，在一片FPGA中利用基于FPGA进位链的TDC测量外触发与本地时钟的相位关系，采用粗计数结合细延时，融合外触发与本地时钟的相位关系及预置延时参数进行计算，得到相应的粗计数值和细延时级数，在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，实现数字延时同步机外触发抖动小于100ps，延时精度100ps；本发明在外触发信号与本地时钟不同步的情况下，对其相位进行补偿，有效降低了延时同步机的触发误差；利用IODELAY资源进行细延时处理，大大地提高了延时分辨率。所有的TDC电路、计算控制电路及延时电路等都集成在一片FPGA中，电路简单可靠，集成度高，功耗小。