本发明属于电子电路技术领域，提供了基于内嵌时钟位的时钟CDR电路及控制装置，通过在分频器进行分频动作的情形下，对内嵌时钟串行数据与压控振荡器阵列输出的反馈信号进行鉴频鉴相，并检测到内嵌时钟串行数据的频率/相位与反馈信号的频率/相位的差值超过预设阈值时，输出控制信号以驱动第一电荷泵和第二电荷泵启动，使得对压控振荡器阵列提供初始电压并且进行频率转换，进而通过多沿采样模块将并行数据输出，由此无需额外增加参考频率信号线即可实现数据时钟恢复，降低了系统成本，同时确保CDR不会被锁定在谐波处，解决了现有的时钟CDR线路技术存在着需要额外增加参考频率信号线，导致线路繁乱以及增加系统成本的问题。