本公开涉及数模转换器(DAC)终端。单个或多个并联阻抗网络可以耦合到DAC，以降低DAC的交流阻抗，提高DAC速度并减少DAC建立时间。并联阻抗网络可以在终端特定情况下耦合到一个或多个DAC终端，或耦合到DAC内的节点。在例子中，单端T型终端可与DAC端子并联耦合的单端终端阻抗路，用于降低DAC参考端子处的交流阻抗，提高速度并减少建立时间。在例子中，多个阻抗网络可用于H桥终端解决方案，这对于具有或处于高电压范围内的高分辨率DAC可能有用。