本实用新型提供一种DDR4标准的输入接收器电路，包括第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第四晶体管MP4、第五晶体管MP5、第六晶体管MN1、第七晶体管MN2、第八晶体管MN3、第九晶体管MN4、第一反相器、第二反向器、第三反相器和第四反相器，其中MN4、MP5组成占空比调节电路，用于改善输出占空比。本实用新型的DDR4标准高速接收器电路具有结构简单、传输带宽高、传输延时小等优点。