本申请实施例公开了一种分频器控制器电路、锁相环及芯片，包括：结合加法器的第一信号输入端输入在预设时间段内为周期性的第一数字信号；数字滤波器的信号输入端输入均匀非周期性抖动的第二数字信号，数字滤波器的信号输出端连接结合加法器的第二信号输入端；第一数字信号与第二数字信号在结合加法器中相加生成非周期性抖动的第三数字信号；结合加法器的信号输出端连接DDSM的信号输入端，DDSM将根据第三数字信号输出一分频信号。第三数字信号进入到DDSM后生成的分频信号相位噪声中的锯齿波形随机分布，分频信号处理后输入锁相环鉴相器的反馈信号相位噪声中的锯齿波形随机打散，进而可以减少了因非线性失调产生的杂散。