本发明涉及一种低硬件成本、高吞吐率的硬判决译码器架构，基于mCS‑RiBM硬判决译码器架构实现，改进之处包括下列几个方面：(1)采用并行结构来实现SC模块的功能；(2)译码过程的第二步是进行关键方程求解，将折叠技术引进基于mCS‑RiBM算法的KES模块，将相邻两个采用完全相同的更新方式的处理单元融合成一个折叠式处理单元，利用重定时技术将普通乘法器替换成流水线乘法器；(3)在完成关键方程求解之后，得到的错误位置多项式和错误估值多项式被送入CSEE模块，CSEE模块也设计成二度并行架构。