一种倍频器、数字锁相环电路以及倍频方法，其中倍频器包括：时钟控制器，用于接收所述数字锁相环电路中时间数字转换器的输出信号，并根据所述输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用所述控制信号对所述参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收所述校准时钟信号，并将所述校准时钟信号的频率成倍增加后输出至所述时间数字转换器。