一种触发器及集成电路，用以减小触发器出现亚稳态现象的概率。触发器包括：第一锁存器、第二锁存器、延迟单元、检测单元、切换单元和第三锁存器；延迟单元用于将第一时钟信号延迟后输出第二时钟信号；第一锁存器用于根据第二时钟信号对数据信号进行锁存或输出；第二锁存器用于根据第一时钟信号对数据信号进行锁存或输出；检测单用于检测第一锁存器或第二锁存器是否处于亚稳态，并基于检测结果向切换单元输出控制信号；切换单元用于根据控制信号，选择输出第一锁存器的输出信号或第二锁存器的输出信号；第三锁存器用于对切换单元的输出信号进行锁存或输出。