本实用新型公开了一种超宽带模拟倍频激励系统，包括FPGA控制器和数据处理电路，所述FPGA控制器的信号端通过同步预处理电路连接有计数器，所述计数器的内部设置有放大调理电路，所述FPGA控制器的信号端还连接有数据处理电路，所述数据处理电路包括数据寄存器和差分电路，所述数据寄存器的信号端连接有数据选择器，所述数据选择器的信号端与差分电路相连接，所述数据选择器的信号输出端连接有串并转换电路，所述计数器的信号端交互连接有任意数分频器，所述任意数分频器的输出端通过使能信号与FPGA控制器相连接，该系统锁相时间短，同时具有无类比电路、无抖动、无内部振荡器、功耗低等优点，增强了倍频的精度，扩大了倍频范围。