一种锁存电路(200)包括AND‑NOR门(210)、NAND门(230)和NOR门(220)。AND‑NOR门包括被配置为接收输入数据(DIN)的第一AND输入和耦合到NAND门的输出(A)的第二AND输入。AND‑NOR门包括耦合到NOR门的输出(B)的NOR输入和被配置为生成输出数据(Dout)的输出。NAND门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收时钟信号(CLK)的第二输入。NOR门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收互补时钟信号(CLK/)的第二输入。在前半个时钟周期期间，AND‑NOR门将数据从输入传递到输出。在后半个时钟周期期间，AND‑NOR门和NOR门的反馈配置锁存数据。