本发明涉及半导体装置以及数据同步方法。在将与第一时钟信号同步的输入数据与第二时钟信号同步化时，生成将第二时钟信号延迟规定时间后的信号来作为第一延迟时钟信号，生成将第一延迟时钟信号延迟规定时间后的信号来作为第二延迟时钟信号。在此，在第二时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第一导入数据，并且，在第二延迟时钟信号从第一逻辑值转变为第二逻辑值的定时将输入数据导入并得到为第二导入数据。此外，将第二时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第一时钟值，将第一延迟时钟信号从第一逻辑值转变为第二逻辑值的时间点处的第一时钟信号的值导入为第二时钟值。