本实用新型公开了一种低功耗时序电路，由对应位数数量的异或门自控触发器连接构成，所述异或门自控触发器包括异或门、与门和D触发器，所述异或门的输入端A接D触发器的D脚，异或门的输入端B接D触发器的输出Q脚，异或门的输出端Y接与门的输入端A，与门的输入端B接时钟CLK端子，与门输出端Y接D触发器的CP端并引出CLKXOR输出端子，D触发器的复位端连接CLR输入端子，D触发器的输出端Q连接Q输出端子，D触发器的输出端Q非连接Q非输出端子。本实用新型完全抑制了保持“0”与保持“1”状态的冗余时钟信号，同时有效的释放了“α”跃变与“β”跃变的时钟信号，能全面消除电路系统中的冗余时钟信号，保证了电路系统功能的正确性，降低系统功耗，提高系统安全性与稳定性。