本发明提供一种逻辑功能块、逻辑电路、集成电路及电子装置，引入第一电源和第二电源两个电源向逻辑功能块的输入级触发器和输出级触发器供电，即引入双电源供电，可以根据逻辑功能块是否含有关键路径来分别降低两个电源的电压，甚至可以将两个电源的电压均降低到系统的最低电源电压以下，从而可以大大降低功耗；在时钟频率固定的情况下，可以使用具有较大占空比的第一时钟信号，以更大程度容忍电路时延，使得电路工作在更低的电源电压下，进一步降低电压，节省功耗。