本发明公开了一种部分译码的极化码串行抵消译码电路及其方法，其特征是包括：二进制相移键控调制模块、似然比计算模块、比特硬判决模块；所述二进制相移键控调制模块根据接收序列产生初始似然比；所述似然比计算模块包括个计算阶段依次递归连接，所述比特硬判决模块根据最后阶段输出的一对似然比进行符号判决输出译码结果。本发明只对相邻信道至少有一位信息比特进行成对译码，缩短译码周期的同时能够有效地减少似然比计算单元的数目以及降低开启次数，进而降低译码器的整体功耗，最终使整个译码器可以达到快速低功耗的目的。