本发明公开了一种基于时钟模块的DPWM发生器。包括同步计数模块、DCM调制模块和异步信号产生模块，同步计数模块通过对零时延时钟信号的精确计数实现脉宽的粗调，计数开始和结束时分别输出初始控制信号和粗调控制信号至异步信号产生模块和DCM调制模块；DCM调制模块输出基础时钟信号的零时延时钟信号至同步计数模块，同时对基础时钟信号实现精确时延，并在此延时时钟信号控制下对粗调控制信号精确时延，输出终止控制信号至异步信号产生模块；初始控制信号和终止控制信号经过异步信号产生模块输出最终的DPWM信号。本发明基于DCM调制实现对基础时钟信号的精确相位时延，在基础时钟信号不变的条件下提高了调制精度，具有较强的准确性、通用性以及适用性。