本发明公开了一种低功耗SAR ADC控制逻辑电路，该控制逻辑电路包括移位寄存器模块(10)和数据寄存器模块(20)；所述移位寄存器模块(10)，包括N个改进D触发器，所述数据寄存器模块(20)，包括N个动态比较器；相比于传统电路结构，本发明中的数据寄存器模块(20)的逻辑单元仅需1个动态比较器即可同时储存SAR ADC模拟电路中的比较器双端输出，从而简化了SAR ADC的控制逻辑电路结构，能够有效降低控制逻辑电路部分的功耗，同时，由于本发明电路结构采用了较少的晶体管，从而有利于减小芯片面积。此外，由于动态比较器增加正反馈回路，数据传输延时较低，较传统电路，本发明电路的数据传输速度更快。