本发明公开了一种占空比稳定和低抖动时钟电路。整个时钟电路由时钟驱动放大器模块、电荷泵模块、输出时钟下降沿触发电路模块、输出时钟上升沿触发电路模块、输出时钟波形稳定电路模块和电荷泵锁相环模块组成。时钟波形稳定电路根据上升沿与下降沿控制电路产生的沿控制脉冲产生完整的输出时钟；下降沿触发电路使输出时钟的下降沿与输入时钟下降沿保持一致；上升沿触发电路可以根据输入时钟的占空比检测结果，以输出时钟下降沿为基准，调节输出时钟上升沿位置，使输出时钟的占空比最终稳定到50％；电荷泵锁相环接收输出时钟波形稳定电路模块的输出时钟，产生高速低抖动时钟信号。该时钟电路可以满足在高频应用中对时钟信号的苛刻要求。